Minimig 68030+FPU / 68040 !

• 

  Souldream

  13 novembre 2025 à 8h47 #390219

  Salut,

  68030 + FPU pointe son nez sur Minimig

  https://github.com/apolkosnik/Minimig-AGA_MiSTer/tree/claude/mc68030-implementation-011CV1P7SFSGPVf8P7bhgzsY

  68040 …
  https://github.com/apolkosnik/Minimig-AGA_MiSTer/tree/claude/mc68040-implementation-011CV1LKCr2YVj3xFH3UzLWi

  Vaut la peine d’être souligné 🙂

  Pour le 030 voici le status :

  NEW: MC68030 Processor Implementation

  Major milestone achieved! This branch includes a 96% complete implementation of the Motorola MC68030 processor with MMU support and full F-line instruction functionality!
  What’s Working

  ✅ PMOVE instruction: 100% Functional! – All addressing modes including memory operations
  Register access: PMOVE TC,D0, PMOVE D0,TC
  Memory operations: PMOVE TC,(A0), PMOVE (A0),TC
  Stack operations: PMOVE TC,-(A7), PMOVE (A7)+,TC
  64-bit operations: PMOVE CRP,(A0), PMOVE (A0),CRP
  ✅ PFLUSH instruction: 100% Functional! – Actually invalidates Address Translation Cache
  PFLUSHA – Invalidates all 22 ATC entries
  PFLUSH #FC – Invalidates by function code
  PFLUSH #FC,(A0) – Invalidates specific entry
  ✅ PTEST instruction: Executes without trapping (awaiting table walker for full functionality)
  ✅ MMU registers: All 6 control registers accessible (TC, TT0, TT1, CRP, SRP, MMUSR)
  ✅ ATC (Address Translation Cache): 22-entry fully associative cache with invalidation support
  ✅ Build system: Ready for Quartus synthesis

  Recent Enhancements

  Phase 13 Complete (November 2025):

  ✅ F-line memory interface – PMOVE with memory effective addresses now works
  ✅ PFLUSH ATC invalidation – Actually flushes translation cache entries
  ✅ ATC instantiation and integration
  ✅ Complete memory arbiter for F-line operations

  Phase 14 Step 1 Complete (November 2025):

  ✅ Bus width adapter designed and implemented (32-bit ↔ 16-bit conversion)
  ✅ Critical bug fixes applied (DTACK handshaking, signal types, build system)
  ✅ TG68K030 wrapper integration strategy documented
  ✅ Comprehensive planning for full MMU integration
  ⏳ Next: Hardware validation on MiSTer FPGA (recommended before further development)

  @++

  ...::: Mist - Mister FPGA - FPGA Arcade 060 - ZxUno :::...
  ...::: A500- A600/Gothek - Amiga 1230 Gotek CF 16GB - A3000 - A4000/30/64Mb/Vlab1.3/Oktagon :::...
  ...::: Vampire V4 SA :::...
  ...::: Zx 48/128+2/128+3/QL - Dragon32 - Atari 520STF/1040 :::...
  ...::: C64 + 1541 / C64 :::...

  

  GothDevil (カスリン)

  13 novembre 2025 à 12h19 #390220

  @Souldream

  Bien entendu que ça vaut la peine de remonter cette info.

  Je suis curieuse de voir ce que ça va donner au final. En tout cas ça fait des années que ce 68030 est attendu pour le Minimig/Mister, ça va peut être aussi ouvrir des portes pour de nouveaux cores genre Atari Falcon.

  Tu mentionnes aussi le 68040 cependant, je suppose que c’est très préliminaire. Ce serait aussi une bonne nouvelle de l’avoir celui là.

  Le Mister est pour moi un des meilleurs achats que j’ai fait pour retrouver les sensations d’époque que ce soit via les cores consoles ou ordis. Tout ce qui arrive maintenant en plus de ce qui existait déjà n’est que du bonus / cherry on the cake.

  

  Anonyme

  13 novembre 2025 à 13h07 #390222

  Très bonne nouvelle ça.
  Je demande à voir.

  

  chipset

  13 novembre 2025 à 14h06 #390225

  excellent ! ya mon mist qui râle derrière moi par contre …