Fonctionnement d’une Blizzard PPC

[cclecle]

cclecle

#5611

Bonjour à tous,

Je me suis toujours interrogé sur le fonctionnement des cartes accélératrices, pour celles uniquement en 68k, le principe à l’aire simple, on désactive le 020 (pour un 1200) et on active de ce fait celui de la carte accélératrice qui, du fait de sont port d’adressage plus important, peut gérer beaucoup plus de mémoire.

Jusqu’ici tout vas bien mais pour la blizzardPPC je ne comprend pas…

Le 68k a une zone de sont mapping reserver au PPC ?

En gros lorsqu’on fait appel au ppc.lib ou powerpc.lib le 68k redirige les instructions directement dans le ppc ?

si c’est le cas comment morphos fait pour ce servir du ppc et en inverse comment le ppc a-t’il accès a paula, a l’ide au pcmcia etc … ?

edit:

les 040 et 060 ont un port d’adresse de 32bits, donc un maximum de 4Gigas adréssables, sachant que les cartes accélératrices sont limitées à 256mo, cela ferai 28bits d’adresses, les 4 restant servirai donc a changer de “périphériques”.

En fait il faudrait avoir le mapping mémoire du 68k et du ppc pour bien tout comprendre.Ainsi que la procédure d’initialisation de la rom (de la BPPC).

A600 + 604n + RTC + Vampire V2 600, Coffin R54 / wb3.1.4.1
A1200 + Vampire V2 1200, wb3.1.4.1

[CLS2086]

CLS2086

#93718

Le 68k de la BPPC gère la communication avec :

la CM du 1200 (bus 24 bits ??)

le Scsi de la bppc (si il y en a)

la ram

la redirection des appels ppc

…

[cclecle]

cclecle

#93719

le ppc n’as donc aucun liens directs avec la mémoire ?! ou alors il y à un autre composant qui gère les accès mémoires?

Si il doit passer à chaque fois par le 68k sa doit sacrément le ralentir !

Edit: depuis le temps que ces cartes sont sortie on ne pourrait pas trouver les schémas et les code utilisées ?!

A600 + 604n + RTC + Vampire V2 600, Coffin R54 / wb3.1.4.1
A1200 + Vampire V2 1200, wb3.1.4.1

[CLS2086]

CLS2086

#93720

nan c’est (C) DCE/Phase5…

[cclecle]

cclecle

#93721

et existe-t-il des schémas “libres” de cartes accélératrices ?

A600 + 604n + RTC + Vampire V2 600, Coffin R54 / wb3.1.4.1
A1200 + Vampire V2 1200, wb3.1.4.1

[henes]

henes

#93722

Bien sur que si, le PPC a un accès complet à toute la machine et mémoire.

Ce n’est pas un coprocesseur dépendant du 68k comme certains l’ont affirmé à l’époque.

Même si c’était un peu le cas d’un point de vue logiciel.

[CLS2086]

CLS2086

#93723

Merci de tes précisions Henes

Mais quand certaines soudures du 68k lache, on a plus de SCSi aussi bien pour le 68k que le ppc. ça m’a couté un aller cjez JJB

[cclecle]

cclecle

#93724

donc les deux on leurs bus directement interfacer sur la mémoire et tous le restes des périphériques, mais dans ce cas comment font ils pour “parler” sans s’interférer ? ils doivent parler sur les bus chacun leurs tours ? d’où l’intérêt des multiplexeurs entre les deux procs sous les quartz ?

Et je présume donc que c’est le 68k qui désside de laisser parler ou non le PPC ?

A600 + 604n + RTC + Vampire V2 600, Coffin R54 / wb3.1.4.1
A1200 + Vampire V2 1200, wb3.1.4.1

[cclecle]

cclecle

#93725

En fait j’aimerai savoir si c’est la partie matériel qui contrôle que le ppc n’empiète pas sur le 68k ou si c’est le workbench qui gére tout ?

De même comment cela se passe lorsque on exécute un code ppc ? Le fait de passer les instructions par la powerpc.library les “redirige” vers le ppc ?

A600 + 604n + RTC + Vampire V2 600, Coffin R54 / wb3.1.4.1
A1200 + Vampire V2 1200, wb3.1.4.1